sheets : computer architectuur

V1CP1 – week 5
Computerarchitectuur
Blokschema computersysteem
CPU
MEMORY
I/O
adresbus
databus
controlebus
2
Componenten van een
computersysteem



CPU
 Het rekenhart van een computer
 Voert instructies, ‘eenvoudige rekenstapjes’, uit
Geheugen
 Voor de opslag van instructies en data
I/O
 Voor communicatie met de buitenwereld, d.w.z.





3
Harde schijf
Netwerkkaart
Beeldscherm
Etc. ...
Bussen
 Voor de verbinding van de componenten
Buslijnen
Een bus is een verzameling parallelle
verbindingen (lijnen), waarbij iedere lijn 1 bit
kan transporteren
8 bits bus
4
Onderdelen systeembus



5
Databus
 transporteert data en instructies tussen registers
 ingang en uitgang
Adresbus
 transporteert adressen waar de data of
instructies heen moeten of vandaan moeten
komen
 alleen ingang
Controlebus
 transporteert de signalen die nodig zijn om dataen adres transport te coördineren
Geheugen module

Opslag van data en instructies



Bevat vele cellen voor een bepaald aantal bits (b.v. 8)



primair geheugen
secundair (achtergrond)geheugen
elke cel heeft een adres
capaciteit = aantal cellen * bits per cel
Beschikt over een aantal adreslijnen

bepaalt het aantal cellen


Beschikt over een aantal datalijnen

6
n lijnen  maximaal 2n cellen
vaak gelijk aan het aantal bits per cel
Random Access Memory (RAM)
Random Access Memory
 alle geheugenplaatsen kunnen in willekeurige volgorde
worden gelezen en geschreven
 verliest zijn inhoud als de spanning wegvalt
7
Aansluiting RAM module
CS - Chip Select
R/W - Read/Write
8
Soorten RAM geheugen
Statische RAM (SRAM)

onthoudt de data zolang de voedingsspanning
aanwezig is
Dynamische RAM (DRAM)



9
verliest zijn data na verloop van enkele ms en
moet daar regelmatig worden ‘opgefrist’; de
refresh cycle
compacter dan DRAM (factor 4)
adreslijnen worden vaak gemultiplext
Multiplexing van adreslijnen
RAS - Row Address Strobe
CAS - Column Address Strobe
10
SIMM van DRAM modules
11
ROM geheugen
Read Only Memory
 heeft ook random access!
 behoudt zijn inhoud als de stroom wegvalt
 heeft vele varianten





12
‘echt’ ROM – inhoud wordt vastgelegd bij fabricage
PROM – is eenmalig programmeerbaar
EPROM – kan worden gewist met UV licht
EEPROM – kan bloksgewijs elektrisch worden gewist
flash EEPROM – kan met 1 actie (1 flash) worden
gewist
EPROM module
CS - Chip Select
PGM - Program
13
Blokschema computersysteem
met ROM
CPU
RAM
ROM
I/O
adresbus
databus
controlebus
14
Central Processing Unit (CPU)
n bepaalt het adresbereik – max. 2n geheugenregisters
m – vaak gelijk aan het aantal bits per register
15
Opbouw van de CPU
Instructie register
1001001001001110
adresbus
ICU
Registers
BIU
databus
TU
1001001001001110
PC
Stack pointer
Status register
16
ALU
controlebus
Onderdelen van de CPU
CPU = Central Processing Unit









17
ICU = Internal Control Unit
TU = Timing Unit
ALU = Arithmetische/Logische Unit
BIU = (Basic) Input/Output Unit
Registers (General Purpose)
Program Counter (PC)
Stackpointer
Statusregister
Instructieregister
Bus timing
Lees cyclus
adres
data
adres
stabiel
R/W
18
Schrijf cyclus
Schrijf cyclus
Werking van een processor
1. Haal een instructie op (Fetch)
-
2.
3.
4.
5.
19
zet inhoud PC op adresbus
geef een leessignaal op controlebus
verhoog inoud van PC
plaats data van databus in Instructie Register
Decodeer de instructie (Decode)
Voer de instructie uit (Execute)
Sla het resultaat op (Store)
Ga naar 1
Stored Program Architecture
John von Neumann (28-12-1903 - 8-2-1957)
20
Von Neumann cyclus
21
S
F
Store
Result
Instruction
Fetch
E
D
Instruction
Execution
Instruction
Decode
Opdrachten



22
Bestudeer hfdst.7.1 t/m 7.3.2
(uitgezonderd intermezzo’s)
Lees hfdst. 7.4 t/m 7.4.2
(uitgezonderd intermezzo’s)
Maak opgaven 7.1, 7.2, 7.6 en 7.7